Platforma združuje analize čipov, paketov in plošč v enotno oblikovno orodje

Dragnet: Big Cab / Big Slip / Big Try / Big Little Mother (Junij 2019).

$config[ads_text] not found
Anonim

Sočasna zasnova na vseh ravneh sistema pomaga racionalizirati potek dela in zmanjšati napake


Sodobni IC vključujejo več kot monolitni silicij; združujejo več čipov iz različnih silikonskih procesnih tehnologij, nameščenih na različnih podlagah in nameščenih v različnih vrstah paketov. Tradicionalna orodja za oblikovanje čipov pa ne ustrezajo učinkom embalaže in zahtevajo ročne popravke pri preverjanju uspešnosti projektiranja. Cadence Virtuoso System Design Platform integrira IC oblikovanje in analizo paketov, ki omogočata sočasno oblikovanje po čipu, paketu in kartonu.


Platforma združuje Cadenceov Virtuoso Shematski urednik in Analogno oblikovalsko okolje v enotno orodje za zajemanje, analizo in preverjanje zasnove na ravni čipov, paketov in plošče. Poleg tega platforma ponuja avtomatsko dvosmerno povezavo z okoljem za implementacijo sistema v paketu (SiP) in sistemom elektromagnetnega modeliranja Sigrity 3D. Kombinacija omogoča razvijalcem čipov, da delujejo z enim, sistemsko osveščenim shematskim sistemom, ki samodejno vključuje vse parazitske in elektromagnetne učinke, s katerimi se bo soočil končni, pakirani dizajn.
Ker platforma avtomatizira vključitev embalažnih in ploskovnih učinkov, odpravi trenutno ročni postopek dodajanja teh učinkov na model postavitve IC pri simuliranju zmogljivosti čipa. Ta avtomatizacija pospešuje pretok načrtovanja od dni do minut in odpravlja napake, nastale pri ročnem vnosu parametričnih informacij o paketih iz preglednic in drugih ad hoc virov. Te izboljšave izboljšajo uskladitev platforme z zahtevami sodobnih modelov SiP.

Richard Quinnell